111年第2學期-1128 積體電路佈局設計與實務 課程資訊

評分方式

評分項目	配分比例	說明
作業成績	100

教育目標

本課程將介紹layout(佈局)和先進製程的密切關係，從佈局設計流程之基本觀念及 EDA 軟體的使用到更深入探討 layout 的架構設計和先進製程中layout遇到的瓶頸和困難；課程內將教授並探討不同實務架構的layout問題和解決方法，其中包含標準電路元件(Standard cell)、記憶(Memory) 、類比暨混合信號 (Analog and mixed signal)，最後透過本課程的期末報告練習，可了解實務界中layout design的挑戰和對未來先進製程的重要性並提升學生往後在業界的競爭力

基本資料

選修課，學分數：0-3
上課時間：四/8,9,10[ST020]
修課班級：電機系3,4
修課年級：3年級以上
選課備註：

參考書目

自篇講意