108年第2學期-1097 數位系統雛型設計 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|---|---|
| 課堂小考與作業 | 30 | |
| 出席率 | 15 | |
| 期中考 | 25 | |
| 期末考 | 30 |
選課分析
本課程名額為 70人，已有66 人選讀，尚餘名額4人。
登入後可進行最愛課程追蹤 [按此登入]。
教育目標
藉由本課程的介紹，學生可瞭解VLSI與FPGA之特性與關係。除培養學生對大型系統的認識外，並可建立學生在FPGA上發展數位系統之基礎能力。在課程結束後，學生可利用FPGA驗證自己設計的電路之正確性與效能。本課程介紹利用FPGA進行數位系統設計的方法。本課程進行之初將先介紹硬體描述語言，並利用此工具進行系統設計介紹。之後的課程內容包括介紹VLSI的特性如何影響FPGA及FPGA邏輯設計、一般FPGA內部結構、說明並針對電路面積速度與功率消耗做最佳化設計、大型數位系統結構與設計方法等。
課程資訊
基本資料
必選課，學分數：0-3
上課時間：四/6,7[H307] 三/9[SS201]
修課班級：電機系1
修課年級：年級以上
選課備註：
教師與教學助理
授課教師：蔡坤霖
大班TA或教學助理：尚無資料
Office Hour三/3,4[HT221-9]
四/5[HT221-9]
或Email與授課教師約定時間地點
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
作者：M. Morris Mano, Michael D. Ciletti
書名：Digital Design with an Introduction to the Verilog HDL, VHDL, and SystemVerilog
版本：6th (Global Edition)
出版商：Pearson
代理商：滄海書局
開課紀錄
您可查詢過去本課程開課紀錄。 數位系統雛型設計歷史開課紀錄查詢