112年第2學期-1124 積體電路佈局設計與實務 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|---|---|
| 作業成績 | 100 |
選課分析
本課程名額為 25人，已有24 人選讀，尚餘名額1人。
登入後可進行最愛課程追蹤 [按此登入]。
授課教師
張智翔教育目標
本課程將介紹layout(佈局)和先進製程的密切關係，從佈局設計流程之基本觀念及 EDA 軟體的使用到更深入探討 layout 的架構設計和先進製程中layout遇到的瓶頸和困難；課程內將教授並探討不同實務架構的layout問題和解決方法，其中包含標準電路元件(Standard cell)、記憶(Memory) 、類比暨混合信號 (Analog and mixed signal)，最後透過本課程的期末報告練習，可了解實務界中layout design的挑戰和對未來先進製程的重要性並提升學生往後在業界的競爭力
課程資訊
基本資料
選修課，學分數：0-3
上課時間：二/8,9,10[HT108]
修課班級：電機系3,4
修課年級：3年級以上
選課備註：
教師與教學助理
授課教師：張智翔
大班TA或教學助理：尚無資料
Office Hour星期一 / 辦公室
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
自篇講意
開課紀錄
您可查詢過去本課程開課紀錄。 積體電路佈局設計與實務歷史開課紀錄查詢