113年第2學期-1112 積體電路製程整合 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|---|---|
| 出席 | 20 | |
| 作業 | 10 | |
| 期中考 | 30 | |
| 期末考 | 30 | |
| 彈性學習 | 10 |
選課分析
本課程名額為 70人，已有0 人選讀，尚餘名額70人。
本課程可網路登記，目前已登記人數為 25 人，選上機率為99.9%
登入後可進行最愛課程追蹤 [按此登入]。
教育目標
本課程為介紹半導體元件製作之基本課程,從積體電路介紹與歷史展望、晶體成長、晶圓製造與矽晶圓的基本性質、積體電路製程技術、CMOS製程的介紹,以及未來技術發展的趨勢,使學生能對半導體工程技術有基本的整體概念。
課程資訊
基本資料
選修課，學分數：0-3
上課時間：三/2,3,4
修課班級：電機系3,4
修課年級：3年級以上
選課備註：
教師與教學助理
授課教師：田青禾
大班TA或教學助理：尚無資料
Office HourHT221-2
Thur. 9:00~12:00 AM
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
蕭 宏，半導體製程技術導論，第四版，全華圖書，2024.04
開課紀錄
您可查詢過去本課程開課紀錄。 積體電路製程整合歷史開課紀錄查詢