99年第2學期-0935 硬體描述語言設計與模擬 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|---|---|
| Homework | 30 | |
| Midterm exam | 35 | |
| Final exam | 35 |
選課分析
本課程名額為 70人，已有32 人選讀，尚餘名額38人。
登入後可進行最愛課程追蹤 [按此登入]。
授課教師
廖啟賢教育目標
1. Understanding advanced Verilog HDL.
2. Use Verilog HDL to design and simulate digital systems.
課程概述
This course is an extension of Digital Systems. A logical progression of Verilog HDL-based topics will be introduced.
課程資訊
基本資料
選修課，學分數：0-3
上課時間：一/1,2[C214] 三/1[C215]
修課班級：資工系3,4
修課年級：年級以上
選課備註：計算機硬體暨嵌入式系統學程
教師與教學助理
授課教師：廖啟賢
大班TA或教學助理：尚無資料
Office HourMon:10:00-11:00 Tue:8:00-9:00 Wed:9:00-10:00 Fri:17:00-18:00 at ST418
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
1. Verilog HDL 2nd ed, Samir Palnitkar, SunSoft Press, 2003.
2. Advanced Digital Design with the Verilog HDL 2nd ed, Michael D. Ciletti, Peasrson, 2010.
開課紀錄
您可查詢過去本課程開課紀錄。 硬體描述語言設計與模擬歷史開課紀錄查詢