101年第1學期-1000 硬體描述語言設計與模擬 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|---|---|
| 上機實作與數位課程觀看 | 40 | |
| 期中考 | 20 | |
| 期末考 | 20 | |
| 小考及課堂出席率 | 20 |
選課分析
本課程名額為 70人，已有17 人選讀，尚餘名額53人。
登入後可進行最愛課程追蹤 [按此登入]。
授課教師
蔡坤霖教育目標
本課程目標在於建立學生對電路設計流程的認識，並培養學生熟悉硬體描述語言的撰寫，透過實作訓練學生靈活使用硬體描述語言設計數位、類比電路，以及系統模擬。
課程概述
This course is an extension of Digital Systems. A logical progression of Verilog HDL-based topics will be introduced.
課程資訊
基本資料
選修課，學分數：3-0
上課時間：一/6,7,8[HT101]
修課班級：電機系3,4
修課年級：年級以上
選課備註：
教師與教學助理
授課教師：蔡坤霖
大班TA或教學助理：尚無資料
Office Hour星期三 14:00-16:00
星期四 13:00-14:00
或Email與老師約時間
地點：HT 221-6
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
1. Verilog HDL: A Guide to Digital Design and Synthesis 2nd Edition, S. Palnitkar, Prentice Hall, 2007.
2. CIC 訓練課程教材
開課紀錄
您可查詢過去本課程開課紀錄。 硬體描述語言設計與模擬歷史開課紀錄查詢