106年第2學期-1165 進階邏輯設計 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|
選課分析
本課程名額為 70人，已有8 人選讀，尚餘名額62人。
登入後可進行最愛課程追蹤 [按此登入]。
教育目標
1. Understanding Verilog HDL.
2. Able to analyze and design complex digital systems.
課程資訊
基本資料
選修課，學分數：0-3
上課時間：二/6,7,8[ST338]
修課班級：資工系2-4
修課年級：年級以上
選課備註：資電組分組選修
教師與教學助理
授課教師：廖啟賢
大班TA或教學助理：尚無資料
Office HourWed. 11:20-12:00
Fri. 8:10-9:00
Other time by e-mail
at ST417.
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
1. Digital Design An Embedded Systems Approach Using Verilog, Peter Ashenden, 2008 (Morgan Kaufmann)
2. Digital Systems Principles and Applications 10th ed., Tocci, 2007 (Pearson)
3. Fundamentals of Digital Logic with Verilog Design, 2nd ed., S. Brown and Z. Vranesic, 2008 (Mc Graw Hill)
開課紀錄
您可查詢過去本課程開課紀錄。 進階邏輯設計歷史開課紀錄查詢