113年第1學期-1094 邏輯設計 課程資訊
評分方式
評分項目 | 配分比例 | 說明 |
---|---|---|
小考(quiz)、作業報告(Homeworks) | 30 | |
期中考(Midterm Exams) | 25 | |
期末考(Midterm Exams) | 30 | |
出席率(attendence) | 15 |
選課分析
本課程名額為 110人,已有110 人選讀,尚餘名額0人。
登入後可進行最愛課程追蹤 [按此登入]。
授課教師
蔡坤霖教育目標
This course covers the fundamental issues of designing a digital system. We will begin by introducing number systems, Boolean algebra, and logic gates. After that, we will discuss the minimization techniques of Boolean functions using Karnaugh Map as well as algorithmic procedures. In the second half, we will focus on the design techniques for combinational, sequential, and memory circuits. Finally, we will introduce the more modern design concept using Register-Transfer-Level (RTL) descriptions. Upon the completion, the students will know how to realize a given digital system, e.g., the arithmetic logic unit (ALU) of a CPU, into a logic circuit.
本課程涵蓋數位系統設計的基礎知識。課程一開始將介紹數字系統、布林代數以及基本邏輯閘,接著利用卡諾圖與演算法程式來討論布林函數的化簡。之後講解組合邏輯、循序邏輯與記憶體電路的設計技術。最後,藉由介紹暫存器轉換層次(RTL)的描述語言來學習最新的設計方法。在整個課程的架構下,學生將學會如何設計一個數位電路,如CPU中的算術邏輯單元(ALU)等。
課程概述
本課程旨在介紹基本數位邏輯設計,其中包含邏輯設計的理論、原理、元件、電路及其應用等。
課程資訊
基本資料
必修課,學分數:3-0
上課時間:一/6,7,四/2[H204]
修課班級:電機系1
修課年級:1年級以上
選課備註:
教師與教學助理
授課教師:蔡坤霖
大班TA或教學助理:尚無資料
Office Hour星期二 14:00-16:00
星期三 14:00-16:00
或email與教師約定時間
地點:HT 221-9
授課大綱
授課大綱:開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
M. Morris Mano and Michael D. Ciletti, DIGITAL DESIGN with an Introduction to the Verilog HDL, VHDL, and System Verilog, 6th edition, Pearson Prentice Hall
開課紀錄
您可查詢過去本課程開課紀錄。 邏輯設計歷史開課紀錄查詢