積體電路佈局設計與實務

113學年第2學期 選修課 3 學分
授課大綱
25
名額
22
已選
3
餘額
上課時間
二/5,6,7[HT108]
授課教師
Office Hour:三、五/1、2、3、4〔HT221-6〕 或Mail和老師約時間
修課班級
電機系3,4 · 3年級以上
課程資訊
選課分析

作業成績 40
期中考 25
期末考 25
實務課程自主學習 10

課程將介紹layout(佈局)和先進製程的密切關係,從佈局設計流程之基本觀念及 EDA 軟體的使用到更深入探討 layout 的架構設計和先進製程中layout遇到的瓶頸和困難;課程內將教授並探討不同實務架構的layout問題和解決方法,其中包含標準電路元件(Standard cell)、記憶(Memory) 、類比暨混合信號 (Analog and mixed signal),最後透過本課程的期末報告練習,可了解實務界中layout design的挑戰和對未來先進製程的重要性並提升學生往後在業界的競爭力。

本課程將介紹layout(佈局)和先進製程的密切關係,從佈局設計流程之基本觀念及 EDA 軟體的使用到更深入探討 layout 的架構設計和先進製程中layout遇到的瓶頸和困難;課程內將教授並探討不同實務架構的layout問題和解決方法,其中包含標準電路元件(Standard cell)、記憶(Memory) 、類比暨混合信號 (Analog and mixed signal),最後透過本課程的期末報告練習,可了解實務界中layout design的挑戰和對未來先進製程的重要性並提升學生往後在業界的競爭力

自篇講義

查詢過去本課程開課紀錄: 積體電路佈局設計與實務 歷史開課紀錄