25
名額
26
已選
-1
超選 1 人
登記 5 人 · 選上機率 -20%
上課時間
二/2,3,4[HT108]
修課班級
電機系3,4 · 3年級以上
課程資訊
上課教室：HT108。因製程申請與IP設定需求，第一堂課務必出席，若無正當請假事由，無故缺席者視為退選。
選課分析
| 作業 | 40 | |
| 期中考 | 25 | |
| 期末考 | 25 | |
| 實務課程自主學習 | 10 |
課程將介紹layout(佈局)和先進製程的密切關係，從佈局設計流程之基本觀念及 EDA 軟體的使用到更深入探討 layout 的架構設計和先進製程中layout遇到的瓶頸和困難；課程內將教授並探討不同實務架構的layout問題和解決方法，其中包含標準電路元件(Standard cell)、記憶(Memory) 、類比暨混合信號 (Analog and mixed signal)，最後透過本課程的期末報告練習，可了解實務界中layout design的挑戰和對未來先進製程的重要性並提升學生往後在業界的競爭力。
本課程將介紹layout(佈局)和先進製程的密切關係，從佈局設計流程之基本觀念及 EDA 軟體的使用到更深入探討 layout 的架構設計和先進製程中layout遇到的瓶頸和困難；課程內將教授並探討不同實務架構的layout問題和解決方法，其中包含標準電路元件(Standard cell)、記憶(Memory) 、類比暨混合信號 (Analog and mixed signal)，最後透過本課程的期末報告練習，可了解實務界中layout design的挑戰和對未來先進製程的重要性並提升學生往後在業界的競爭力
自編講義
查詢過去本課程開課紀錄：
積體電路佈局設計與實務 歷史開課紀錄