115年第1學期-1129 積體電路製程整合 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|---|---|
| 出席 | 20 | |
| 作業 | 30 | |
| 期中考 | 25 | |
| 期末考 | 25 |
選課分析
本課程名額為 70人，已有0 人選讀，尚餘名額70人。
登入後可進行最愛課程追蹤 [按此登入]。
授課教師
電機教師教育目標
本課程旨在為學生建立電機電子領域積體電路製程整合所需的專業知識與實際應用，內容涵蓋半導體元件製程之基本原理、製程流程整合、薄膜沉積、微影製程、蝕刻技術、摻雜與熱處理，以及金屬化與封裝等關鍵技術。課程同時介紹各製程步驟間之整合關係與製程參數對元件特性之影響，使學生了解積體電路與半導體元件之完整製造流程。
課程資訊
基本資料
選修課，學分數：3-0
上課時間：三/6,7,8
修課班級：電機系3,4
修課年級：3年級以上
選課備註：
教師與教學助理
授課教師：電機教師
大班TA或教學助理：尚無資料
Office Hour.
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
1.自編數位教材
2.半導體製程與整合，台灣半導體研究中心。
3.蕭宏，半導體製程技術導論 (第三版)
開課紀錄
您可查詢過去本課程開課紀錄。 積體電路製程整合歷史開課紀錄查詢