積體電路製程整合

115學年第1學期 選修課 3 學分
授課大綱
70
名額
39
已選
31
餘額
上課時間
三/6,7,8
授課教師
Office Hour:.
修課班級
電機系3,4 · 3年級以上
課程資訊
選課分析

出席 20
作業 30
期中考 25
期末考 25

本課程旨在為學生建立電機電子領域積體電路製程整合所需的專業知識與實際應用,內容涵蓋半導體元件製程之基本原理、製程流程整合、薄膜沉積、微影製程、蝕刻技術、摻雜與熱處理,以及金屬化與封裝等關鍵技術。課程同時介紹各製程步驟間之整合關係與製程參數對元件特性之影響,使學生了解積體電路與半導體元件之完整製造流程。

1.自編數位教材
2.半導體製程與整合,台灣半導體研究中心。
3.蕭宏,半導體製程技術導論 (第三版)

查詢過去本課程開課紀錄: 積體電路製程整合 歷史開課紀錄