本課程已於 2025-06-19停開
114年第1學期-1128 積體電路佈局設計與實務 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|
選課分析
本課程名額為 25人，已有0 人選讀，尚餘名額25人。
本課程可網路登記，目前已登記人數為 40 人，選上機率為62%
登入後可進行最愛課程追蹤 [按此登入]。
授課教師
翁峻鴻教育目標
本課程將介紹layout(佈局)和先進製程的密切關係，從佈局設計流程之基本觀念及 EDA 軟體的使用到更深入探討 layout 的架構設計和先進製程中layout遇到的瓶頸和困難；課程內將教授並探討不同實務架構的layout問題和解決方法，其中包含標準電路元件(Standard cell)、記憶(Memory) 、類比暨混合信號 (Analog and mixed signal)，最後透過本課程的期末報告練習，可了解實務界中layout design的挑戰和對未來先進製程的重要性並提升學生往後在業界的競爭力
課程資訊
基本資料
選修課，學分數：3-0
上課時間：四/2,3,4[ST021]
修課班級：電機系3,4
修課年級：3年級以上
選課備註：上課教室：HT108。
教師與教學助理
授課教師：翁峻鴻
大班TA或教學助理：尚無資料
Office HourHT221-6
Tue. 8:00~11:00 AM
Fri. 2:00~ 4:00 PM
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
自篇講義
開課紀錄
您可查詢過去本課程開課紀錄。 積體電路佈局設計與實務歷史開課紀錄查詢