98年第1學期-1001 硬體描述語言程式設計與模擬 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|---|---|
| 課堂上機實作 | 30 | |
| 期中考 | 25 | |
| 期末考 | 30 | |
| 小考及出席率 | 15 |
選課分析
本課程名額為 70人，已有29 人選讀，尚餘名額41人。
登入後可進行最愛課程追蹤 [按此登入]。
授課教師
蔡坤霖教育目標
本課程目標在於建立學生對電路設計流程的認識，並培養學生熟悉硬體描述語言的撰寫，透過實作訓練學生靈活使用硬體描述語言設計數位、類比電路，以及系統模擬。
課程概述
本課程由數位邏輯開始，延伸至類比電路，進而到系統層次的硬體描述語言，包括Verilog HDL，Verilog-AMS，以及SystemVerilog。課程將介紹基本的設計語法，並利用Verilog設計組合電路、循序電路、記憶體、類比電路以及系統。
課程資訊
基本資料
選修課，學分數：3-0
上課時間：一/2,3,4[ST508]
修課班級：電機系3
修課年級：年級以上
選課備註：
教師與教學助理
授課教師：蔡坤霖
大班TA或教學助理：尚無資料
Office Hour星期二 10:00-12:00
星期三 12:00-13:00
[MI 221-6]
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
1. Verilog HDL: A Guide to Digital Design and Synthesis 2nd Edition, S. Palnitkar,
Prentice Hall, 2007.
2. CIC 訓練課程教材
開課紀錄
您可查詢過去本課程開課紀錄。 硬體描述語言程式設計與模擬歷史開課紀錄查詢