98年第1學期-8119 硬體描述語言設計與模擬 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|---|---|
| Midterm exam | 35 | |
| Final exam | 35 | |
| Homework | 30 |
選課分析
本課程名額為 70人，已有13 人選讀，尚餘名額57人。
登入後可進行最愛課程追蹤 [按此登入]。
授課教師
廖啟賢教育目標
The course is designed to give students the ability to design a digital system by using HDL approach.
課程概述
This course is an extension of Digital Systems. A logical progression of Verilog HDL-based topics will be introduced.
課程資訊
基本資料
選修課，學分數：3-0
上課時間：六/6,7,8[A104]
修課班級：資工系3,4,5
修課年級：年級以上
選課備註：計算機硬體暨嵌入式系統學程；日間部可選
教師與教學助理
授課教師：廖啟賢
大班TA或教學助理：尚無資料
Office HourMon: 7:30-9:00 AM,
Wed: 10:10-11:00 AM,
Thu: 10:10-11:00 AM,
2:00-3:00 PM,
at ST418.
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
Verilog HDL 2nd ed., Palnitkar, SunSoft Press
開課紀錄
您可查詢過去本課程開課紀錄。 硬體描述語言設計與模擬歷史開課紀錄查詢