98年第2學期-0931 邏輯設計 課程資訊
評分方式
| 評分項目 | 配分比例 | 說明 |
|---|---|---|
| 作業 | 30 | |
| 期中考 | 35 | |
| 期末考 | 35 |
選課分析
本課程名額為 25人，已有11 人選讀，尚餘名額14人。
登入後可進行最愛課程追蹤 [按此登入]。
授課教師
廖啟賢教育目標
1. Understanding Verilog HDL.
2. Able to analyze and design complex digital systems.
課程概述
This course is an extension of Digital Systems. Both the traditional and the modern methods of applying digital design and development techniques will be introduced.
課程資訊
基本資料
選修課，學分數：0-3
上課時間：二/1,三/1,2[MⅡ214]
修課班級：資工系3,4
修課年級：年級以上
選課備註：
教師與教學助理
授課教師：廖啟賢
大班TA或教學助理：尚無資料
Office HourTue: 0900-1100; Wed: 1000-1100; Thu:1400-1600; Fri:0800-0900 At ST418.
授課大綱
授課大綱：開啟授課大綱(授課計畫表)
(開在新視窗)
參考書目
1. Advanced Digital Design with the Verilog HDL by Michael D. Ciletti. 2003 (Pearson)
2. Digital Systems Principles and Applications 10th ed., by Tocci. 2007 (Pearson)
開課紀錄
您可查詢過去本課程開課紀錄。 邏輯設計歷史開課紀錄查詢